强弱电混放是原罪！继电器与MOS管分区隔离抗干扰核心

核心问题：

1. 分区混乱：强弱电交叉，噪声直接耦合

    

   新手常将继电器、MOS 管与 MCU 放同一区域，甚至信号线从器件下方穿过。继电器线圈通断产生反电动势（可达数百伏），MOS 管开关产生高 dv/dt 尖峰，直接耦合到敏感信号线，引发误动作、死机。
2. 隔离不足：无物理隔断，爬电与辐射双风险

    

   控制区（低压 5V）与功率区（高压 220V）仅靠走线间距隔离，无开槽、无隔离带。高压触点与低压走线间距不足 6mm（220V 标准），易爬电；噪声通过空间辐射耦合，EMI 超标。
3. 地平面未分割：噪声共地，全域污染

    

   数字地、功率地、继电器地混为一体，大电流噪声流经公共地平面，导致地电位波动（地弹），MCU、ADC 参考地不稳，采样误差大、复位频繁。
4. 环路过大：驱动 / 功率回路松散，辐射强

    

   继电器线圈驱动回路、MOS 管栅极 / 功率回路走线长、松散，环路面积大。根据电磁原理，环路面积越大，辐射与接收干扰越强，易引发自激振荡。

解决方案

1. 严格三区划分，物理隔离
   • 功率区（噪声源）：继电器、MOS 管、电感、高压端子，放板边，远离板中心敏感区。
   • 控制区（敏感）：MCU、ADC、传感器、晶振，放板中心，远离功率区≥15mm。
   • 接口区：通信、按键、指示灯，放另一侧边，独立接地。
2. 高低压隔离带 + 开槽，阻断耦合
   • 控制区与功率区间留 **≥5mm 隔离带 **，禁止任何走线跨越。
   • 220V 等高压场景，隔离带开 **≥1mm 槽 **，增加爬电距离，符合 UL60950。
   • 高压触点走线与低压信号线垂直交叉（90°），避免平行耦合。
3. 地平面三分，单点连接
   • PGND（功率地）：继电器、MOS 管大电流地，大面积铺铜，仅走功率电流。
   • DGND（数字地）：MCU、数字电路地，独立铺铜。
   • AGND（模拟地）：ADC、传感器地，独立铺铜。
   • 三地仅在电源入口单点连接（0Ω 电阻 / 磁珠），避免地环路。
4. 回路最小化，缩短关键路径
   • 继电器驱动回路：驱动管→线圈→续流二极管，走线≤2cm，环路面积≤2cm²。
   • MOS 管栅极回路：驱动芯片→栅极电阻→栅极→源极，走线≤1cm，无过孔。