WiFi智能插座PCB—EMC 一次过

核心问题

1. 架构冗余：MCU+WiFi 双芯片，成本高、功耗大

    

   采用独立 MCU+WiFi 模块，芯片成本超 6 元，外围器件多，待机功耗 0.3W，远超目标；且双芯片通信易受干扰，EMC 整改难度大。
2. 双层板地平面破碎：EMI 辐射强，高频超标

    

   地平面被走线分割，多处开槽，接地阻抗高，WiFi 模块 2.4GHz 噪声通过地平面辐射，EMC 高频段（300MHz-1GHz）超标 20dB。
3. WiFi 天线布局差：无隔离、走线长，灵敏度低

    

   天线靠近电源接口、继电器，射频走线长 2.5cm（超 12.5mm），未做 50Ω 阻抗，信号衰减大、灵敏度低，通信距离短，干扰易侵入。
4. 拼版利用率低：72% 利用率，单片 PCB 成本高

    

   单排拼版，板边浪费多，PCB 利用率仅 72%，单片成本 2.8 元，超出预算；且无工艺边，SMT 贴片时定位偏差，良率低。

解决方案

1. 单芯片架构：WiFi SoC 替代双芯片，成本降 4 元

    

   改用国产高集成 WiFi SoC（ESP8266/ESP32-C3），替代 MCU+WiFi 模块，芯片成本降至 2.5 元，外围器件减少 40%，待机功耗降至 0.08W，成本与功耗双达标。
2. 双层板完整地平面：EMI 降 20dB，一次过认证
   • 底层全铺 GND，无开槽、无分割，接地阻抗≤0.1Ω；
   • 电源走线走顶层，WiFi 模块下方地平面完整，减少辐射；
   • 继电器（功率区）放板边，独立 GND，与 WiFi 区间隔≥10mm。
3. 天线优化：板角净空 + 50Ω 走线，灵敏度提升
   • 天线放PCB 右上角，5mm 净空区，无金属 / 走线遮挡；
   • 射频走线缩短至 8mm，按50Ω设计，线宽 0.8mm；
   • 天线下方地平面切断，减少信号衰减。
4. 拼版 + 工艺优化：利用率 88%，PCB 成本降至 1.8 元
   • 采用双排交错拼版，PCB 利用率提升至 88%；
   • 增加5mm 工艺边，SMT 定位精准，良率提升至 99%；
   • 板材改用生益 S1130 FR-4，性价比高，满足 RoHS。

提示

• 成本极限不能省地平面：双层板完整地平面是 EMC 关键，开槽会导致辐射超标，整改成本超 5 万；
• SoC 选型不能贪便宜：优先选成熟国产芯片，避免小众芯片，否则兼容性差、售后问题多；
• 拼版不能省工艺边：无工艺边 SMT 良率低，返修成本会抵消拼版节省的费用。