×

您使用Internet Explorer版本过低,在本页面的显示效果可能有差异。建议您升级到Internet Explorer 8以上或者以下浏览器:Firefox/Chrome/Safari

全国顺丰包邮
online service
客服QQ
登录注册
购物车0
您的位置:首页 > PCB可造性设计 > 详情
浅析PCB设计的阻抗控制大数据
查看数:472018-11-05 10:18

  大多数设计人员可能熟悉阻抗控制,其中同时考虑迹线布置、尺寸和地面布置。携带高速信号的轨迹应该在固体地面上布线,以便为使环路面积最小的电流提供可靠的返回路径,从而最小化由于EMI引起的任何感应电流。如果没有阻抗控制的话,将引发相当大的信号反射和信号失真,导致设计失败。常见的信号,如PCI总线、USB、以太网、DDR内存等,都需要进行阻抗控制。


pcb


  在分割平面上路由高速信号会导致信号传播延迟,这是由于串联电感增加、信号劣化以及与其他信号的干扰。如果您必须路由一个高速阻抗控制的轨迹跨越一个间隙在地平面,缝合电容器可以用来提供电流返回路径。这也使环路最小化,并且当迹线穿过接地平面中的间隙时产生的任何阻抗间断。


  一些制造商提供阻抗计算器,可以帮助您选择给定轨迹/接地平面布置所需的适当轨迹尺寸和所需的阻抗值。或者,如果跟踪尺寸受到限制,则可以使用这些计算器中的一个来确定PCB中的源、跟踪和负载之间的阻抗失配水平。


  在制造多层板期间,您的制造者可以通过改变PCB轨迹中的两个截面尺寸中的一个来帮助您实现期望的阻抗值。他们通常建立一个测试板(称为“优惠券”),并修改痕迹尺寸和安排,以便在一定的公差水平(通常是+/-10%)内达到期望的阻抗值。当使用差分对时,迹线间距是可以用来调节阻抗的另一个参数。


  如果设计者指定轨迹的高度必须固定,那么它们将改变宽度,反之亦然,以便获得正确的阻抗值。这也让制造商有机会调整他们的过程,并确保您将具有更高的产量从生产运行。


标签:
上一篇:从PCB到产品的流程介绍
下一篇:印制电路板的设计流程简述