×

您使用Internet Explorer版本过低,在本页面的显示效果可能有差异。建议您升级到Internet Explorer 8以上或者以下浏览器:Firefox/Chrome/Safari

登录注册
购物车0
您的位置:首页 > PCB可造性设计 > 详情
降低电磁干扰(EMI)的PCB板设计技巧
查看数:2852019-01-11 11:54

目前PCB板设计技巧中有不少解决EMI问题的方案,例如:EMI抑制涂层、合适的EMI抑制零件和EMI仿真设计等,现在简单地讲解一下避免这个问题的技巧。

降低电磁干扰(EMI)的PCB板设计技巧

  1、共模EMI干扰源(如在电源汇流排形成的瞬态电压在去耦路径的电感两端形成的电压降)

  在电源层用低数值的电感,电感所合成的瞬态信号就会减少,共模EMI从而减少。

  减少电源层到IC电源引脚连线的长度。

  使用3-6mil的PCB层间距和FR4介电材料。

  2、电磁屏蔽

  尽量把信号走线放在同一PCB层,而且要接近电源层或接地层。

  电源层要尽量靠近接地层

  3、零件布局 (布局不同会影响到电路干扰和抗干扰能力)

  根据电路中不同的功能进行分块处理(例如解调电路、高频放大电路及混频电路等),在这个过程中把强和弱的电信号分开,数字和模拟信号电路都要分开。

  各部分电路的滤波网络必须就近连接,这样可以提高电路的抗干扰能力和减少被干扰的机会。

  易受干扰的零件在布局时应尽量避开干扰源,例如数据处理板上CPU的干扰等。

  4、布线的考虑(不合理的布线会造成信号线之间的交叉干扰)

  不能有走线贴近PCB板的边框,以免于制作时造成断线。

  电源线要宽,环路电阻便会因而减少。

  信号线尽可能短,并且减少过孔数目。

  拐角的布线不可以用直角方法,应以135°角为佳。

  数字电路与模拟电路应以地线隔离,数字地线与模拟地线都要分离,最后接电源地。

  减少电磁干扰是PCB板设计重要的一环,只要在设计时多往这一边想自然在产品测验如EMC测验中便会更易合格。

标签:
上一篇:PCB走线之差分走线
下一篇:PCB走线之蛇形线