PCB 布局设计是信号完整性控制的物理基础，其核心在于通过合理规划传输路径的物理参数，确保信号特性阻抗的连续性。微带线和带状线作为两种基本传输线结构，在阻抗控制上各具特点。微带线位于 PCB 表层，一侧暴露在空气中，另一侧通过介质与参考地平面相邻，其阻抗公式为 Z={87/√(Er+1.41)}×ln (5.98H/(0.8W+T))，其中 W 为线宽，H 为介质厚度，T 为铜箔厚度，Er 为介电常数。这种结构的优势是布线方便，但容易对外辐射电磁能量。

带状线位于 PCB 内层，被两层参考平面夹持，电场能量完全封闭在介质中，具有更好的电磁兼容性。其阻抗计算公式为 Z=(60/√Er)×ln {4H/(0.67π(T+0.8W))}，其中 H 为两参考平面间距。带状线的阻抗控制更精确，但对层叠设计要求更高。在实际设计中，100Ω 差分带状线采用 8mil 线宽、5mil 间距和 10mil 介质厚度时，能在 FR-4 板材上获得最佳的阻抗一致性。

层叠结构设计是布局的首要环节，直接影响信号完整性和电源完整性。高速设计应采用 "信号 - 地 - 电源 - 信号" 的对称层叠方式，确保每个信号层都有紧邻的参考平面。对于 10 层板设计，典型的优化层叠为：顶层（信号）、地层、信号层、电源层、信号层、信号层、电源层、信号层、地层、底层（信号）。这种结构既保证了高速信号的参考平面完整性，又实现了电源与地平面的紧密耦合，降低了电源网络阻抗。

布线策略需遵循 "距离最短、路径最直、干扰最小" 原则。高速信号（如 PCIe、DDR）应采用差分对布线，保持线长匹配（误差控制在 5mil 以内）和均匀间距，避免直角转弯和分支。时钟信号等关键单端信号应采用屏蔽布线，即在信号线两侧布置接地过孔形成隔离带，降低串扰风险。实际工程中，当信号线间距大于 3 倍线宽时，串扰可控制在 - 40dB 以下，满足大多数高速系统需求。

接地平面的完整性对信号回流至关重要。信号回流路径始终倾向于选择阻抗最低的路径，即紧贴信号线下方的参考平面。布局设计中应避免接地平面被大面积分割，必要的分割处需设置足够多的接地过孔（每 100mil 至少一个），确保回流路径的连续性。对于跨分割的高速信号，必须在信号过孔附近设置接地过孔，缩短回流路径的长度，否则会产生巨大的阻抗突变和辐射干扰。

阻抗控制的工艺可行性同样关键。PCB 制造商通常能保证线宽公差在 ±10% 以内，介质厚度公差在 ±5% 以内。设计时需将这些公差因素纳入阻抗计算，例如 50Ω 微带线设计应预留 5% 的阻抗裕量。同时，应避免采用极端参数（如线宽 < 4mil 或介质厚度 < 3mil），这些参数会增加制造难度和成本，降低阻抗控制精度。