1. 引言

储能系统高压PCB（电压800V~2000V，用于电池簇管理、PCS变流）需同时应对“高压击穿风险”与“高频EMC干扰”——某储能电站曾因PCB击穿导致电池簇起火，同时EMC超标干扰通信系统，造成200万元损失。储能PCB需符合**IEC 62933（储能系统安全标准）第6.3条款**（击穿防护）与**EN 55032（EMC限值标准）**（辐射骚扰≤54dBμV/m），但两者设计常存在冲突（如EMC屏蔽需接地，可能缩短爬电距离）。捷配服务储能客户60+家，累计交付32万+片高压储能PCB，击穿+EMC故障率≤0.15%，本文拆解击穿防控与EMC优化的平衡方案，助力储能企业解决双重风险。

2. 核心技术解析

3. 实操方案

3.1 击穿 + EMC 协同设计（操作要点 + 数据标准 + 工具 / 材料）

1. 分区布局：将 PCB 划分为 “高压功率区（800V~2000V）、EMC 滤波区、低压控制区”，高压区与 EMC 区间距≥20mm，EMC 区与低压区间距≥15mm，用捷配布局规划工具（JPE-HV-EMC 2.0）生成方案；
2. 击穿防控：2000V PCB 爬电距离≥20mm（含环境补偿），绝缘层用 “罗杰斯 RO4835 芯板（1.0mm）+ 罗杰斯 2116 半固化片（0.5mm）”，总厚度 1.5mm（耐电压强度 35kV/mm×1.5mm=52.5kV≥1.5×2000V=3000V）；
3. EMC 优化：在高压输入端口串联TDK 共模电感（ACM7060-102-2P，阻抗 100Ω@100MHz），并联 1000pF/2500V 陶瓷电容（村田 GRM31CR71H102KA01L）；高压铜箔两侧贴铁氧体磁珠（TDK BLM18PG601SN1，阻抗 600Ω@100MHz），降低磁场干扰。

3.2 双重验证与管控（操作要点 + 数据标准 + 工具 / 材料）

1. 击穿测试：按IEC 62933 第 8.2 条款，1.5 倍额定电压下耐压 1min（2000V 机型测 3000V），击穿率≤0.1%，用捷配高压测试仪 JPE-HV-2000；
2. EMC 测试：按EN 55032 Class B，辐射骚扰（30MHz~1GHz）≤54dBμV/m，传导骚扰（150kHz~30MHz）≤60dBμV，用捷配 EMC 暗室（JPE-EMC-Chamber-10）测试；
3. 量产管控：每批次抽检 10% PCB 同时做击穿与 EMC 测试，双重合格率≥99.5%；高压材料需提供 COC 报告，确保耐电压与 EMC 参数达标。