1. 引言
工控主板常需多电压供电(如5V/12V/24V,分别给PLC、传感器、伺服驱动供电),电源模块多(线性电源/开关电源),易产生纹波与压降——某自动化生产线曾因主板24V电源纹波超200mV,导致伺服电机转速波动±3%,产品加工精度下降8%。工控PCB电源完整性需符合**IEC 61131-2(工业电源标准)** ,电源纹波≤50mV,电压压降≤5%,供电稳定率≥95%。捷配累计解决80+工控电源问题,本文拆解电源完整性核心、PDN设计及纹波抑制方案,助力供电稳定。
工控主板 PCB 电源完整性的核心是 “电源分配网络(PDN)阻抗匹配” 与 “纹波滤波”,需解决三大问题,遵循IPC-9592(电源完整性设计标准) 要求:一是 PDN 阻抗,多电源模块的 PDN 阻抗需≤0.1Ω(100kHz 频率下),阻抗超 0.2Ω 时,负载变化导致的电压波动超 ±5%,按IPC-9592 第 4 章,电源平面铜厚需≥2oz,增强电流承载;二是纹波来源,开关电源(如 24V 转 5V)的纹波主要来自开关频率(50kHz~1MHz),未滤波时纹波超 200mV,需通过电容 + 电感组合抑制;三是电源平面分割,多电压(5V/12V/24V)需独立电源平面,分割间距≥2mm,避免串扰,捷配测试显示,无分割的电源串扰电压超 100mV,分割后降至 10mV。采用 “低阻抗 PDN + 多级滤波 + 平面分割” 的工控 PCB,电源纹波≤40mV,电压压降≤3%,供电稳定率 95%,而常规设计纹波超 150mV,稳定率 82%。
- PDN 阻抗优化:① 电源平面铜厚 2oz(增强导电性),平面面积≥电源模块面积的 1.5 倍,减少电流路径阻抗,用捷配 PDN 仿真工具(JPE-PDN 3.0)计算阻抗,确保≤0.1Ω(100kHz);② 电源平面与接地平面间距 0.15mm(减小寄生电感),层间半固化片选用生益 7628(介电常数 4.3),符合IPC-9592;
- 多级滤波设计:① 开关电源输出端(如 24V 转 5V)串联共模电感(TDK ACM2012-900-2P,阻抗 100Ω@100kHz)+ 电解电容(100μF/25V,松下 EEU-FC1V101),抑制低频纹波;② 芯片供电端(如 MCU)并联陶瓷电容(0.1μF+1μF,村田 GRM 系列),电容距离芯片引脚≤5mm,抑制高频纹波(1MHz~100MHz);③ 电源入口加装 TVS 管(瞬态电压抑制,SMBJ24CA),防止浪涌电压(≥30V)损坏模块;
- 电源平面分割:① 5V/12V/24V 电源平面独立分割,分割间距≥2mm,用捷配平面分割工具(JPE-Split 2.0)自动规划,避免铜皮相连;② 分割处铺设接地铜带(宽度 2mm,接地阻抗≤0.1Ω),减少串扰,按IEC 61131-2,串扰电压需≤10mV;
- 压降控制:① 电源走线宽度按电流计算(2oz 铜厚,1A 电流对应线宽 0.5mm),24V/10A 功率线宽≥5mm;② 远端电源模块(距离供电端≥100mm)增设 “电压补偿电阻”(0.1Ω/1W),补偿压降,用示波器(JPE-Osc-700)测试,压降需≤5%。
- 纹波测试:每批次抽检 50 片,用示波器(带宽 1GHz,探头 100:1)测试各电源纹波,5V/12V/24V 纹波分别≤30mV/40mV/50mV,合格率≥99.5%;
- PDN 阻抗测试:用阻抗分析仪(JPE-Imp-700)测试 100kHz 下的 PDN 阻抗,需≤0.1Ω,不合格品追溯电源平面设计与铜厚;
- 负载稳定性测试:模拟实际负载(5V/2A、12V/1A、24V/5A),测试电压波动≤±2%,供电稳定率≥95%,用捷配负载测试仪(JPE-Load-500)执行。
工控主板 PCB 电源完整性设计需以 “低阻抗 PDN、多级滤波、平面分割” 为核心,严格遵循 IEC 与 IPC 标准。捷配可提供 “电源完整性专属服务”:PDN 仿真、纹波预测试、滤波方案定制,确保供电稳定性。