为什么芯片设计如此具有挑战性

概述

芯片是现代电子产品的核心部件，充当着系统的“大脑”。它们的发展是技术和资本密集型的，生产线往往需要数亿至数十亿美元的投资。完整的芯片制造过程包括芯片设计、晶圆制造、封装和测试，每个阶段都代表着巨大的技术复杂性。自 1980 年代 EDA 工具问世以来，自动化芯片设计降低了超大规模集成的手动难度：设计人员用硬件描述语言描述功能，EDA 工具将其编译成逻辑，结果经过迭代调试和完善。现代芯片包含数百亿个晶体管;如果没有EDA工具，高端芯片设计将不切实际。然而，EDA 的可用性并没有使芯片设计变得容易：它仍然是一项复杂的系统工程任务，需要集成跨多个领域的先进技术。

1. 架构设计

架构设计是一项重大挑战。即使对于相对简单的数字集成电路，设计通常也遵循自上而下的方法，并涉及多个阶段：

• 需求定义：结合外部环境、供应链资源、公司定位分析，定义产品需求、功能、预期板数、集成电路类型。难点在于准确预测市场和技术趋势，了解设计团队和制造合作伙伴的能力。
• 功能实现：描述芯片必须实现的功能，通常采用硬件描述语言。困难在于平衡可实现的性能和功能：在不超出团队或流程限制的情况下实现目标。
• 结构设计：将芯片划分为接口清晰、功能独立的子模块。困难在于用尽可能少的模块和尽可能低的复杂性来满足要求。
• 逻辑综合：将HDL转换为逻辑网表。此阶段需要可合成、清晰和可维护的代码，同时考虑模块重用。
• 物理实现：根据所选流程将逻辑网表映射到物理连接，最大限度地减少组件和互连以满足面积和时序限制，同时防止内部干扰。
• 物理布局：为代工厂生成GDSII文件，在硅上实现电路，然后进行封装和测试，生产物理芯片。

设计必须考虑许多变量，例如信号干扰和热分布。电磁相互作用等物理效应在不同过程中差异很大，并且不能总是从封闭形式的公式中得出或从现有数据中复制。设计团队依靠 EDA 工具进行迭代仿真和权衡;当仿真结果不令人满意时，必须修改和重新测试设计，对工程时间和专业知识提出了很高的要求。

2. 验证

验证旨在发现硬件和软件功能错误，优化性能和功耗，并确保设计在制造前符合其规格。验证不是设计后的单一步骤，而是跨越所有阶段的持续重复活动。包括系统级验证、数字逻辑功能验证、混合信号验证、软件验证、物理验证和时序验证。

由于多种原因，验证很困难。首先，验证只能证伪假设;设计人员必须预测可能的故障模式，有时还应用形式验证来增加置信度，这需要丰富的经验。其次，验证方法必须高效：芯片现在集成了处理器、模拟和数字 IP 以及存储器接口，导致验证复杂性呈指数级增长。在流片之前提供全面、可调试的验证是一项重大的工程挑战。第三，验证本身可能成本高昂。例如，在 1990 年代，基于 FPGA 的验证支持多达约 200 万个门，每个门大约 1 美元。尽管单价有所下降，但现代芯片的门数已上升到数千万或数亿，从而大幅推高了总验证成本。

3. 流片和原型制作成本

流片（用于测试的小批量制造）在技术上是制造的一部分，但也是设计组织的关键阶段。虽然流片使用现有的工艺技术，并不总是需要广泛的代工指导，但其主要限制是成本。例如，使用 CMP（Circuits Multi-Projects）的公开定价，并采用与广为人知的处理器（高通骁龙 855，芯片面积 73.27 mm2）相当的芯片尺寸，28 nm 流片的报价为 499,072.5 欧元。这相当于一笔可观的当地货币金额。对于设计组织来说，结果可能是每次运行的模具数量有限，并且每个模具的成本仍然很高。此外，流片很少是一次性事件：故障需要重新设计和重新流片，即使是成功的运行也通常会导致进一步的优化和额外的流片。每个周期的当地货币成本可能高达数百万美元，这使得资金成为进展的重大障碍。

4. 设计需求增加

随着芯片应用于人工智能、云计算、自动驾驶汽车、5G 和其他领域，设计挑战正在加剧。安全性和可靠性变得更加重要，施加了更严格的设计限制。人工智能和汽车电子的快速发展推动了对特定领域架构和专业加速器的需求，带来了新的架构挑战。与此同时，随着硅缩放接近物理极限（文章指出了未来几年对亚纳米级工艺的预测），进一步的性能提升和功耗降低越来越依赖于创新的设计技术，而不是工艺改进。工艺的进步还需要增加设计指导，这给设计人员增加了进一步的压力。