PCB接地的 “隐形杀手”：地弹噪声，90%的工程师都忽略了！
来源：捷配
时间: 2026/01/23 10:23:43
阅读: 114
各位 PCB 工程师，是不是经常遇到这种情况：电路的静态测试一切正常，一上电工作，数字芯片就开始 “乱码”，模拟信号就开始 “漂移”？排查了半天，电源、走线、元器件都没问题，最后才发现，罪魁祸首竟然是地弹噪声！这个隐形杀手，90% 的工程师都忽略了！
今天咱们就来扒一扒地弹噪声的真面目，看看它是怎么产生的，又该怎么消灭它！
先搞懂啥是地弹噪声。简单说，地弹噪声就是接地电位的瞬间波动。咱们都以为地电位是 0V，是稳定的，但实际上，接地线和接地层都有一定的阻抗（电阻 + 电感），当接地电流发生突变时，会在阻抗上产生压降，这个压降就是地弹噪声。公式很简单：V=L×di/dt，L 是地线的电感，di/dt 是接地电流的变化率。
地弹噪声为啥这么可怕？因为它会直接叠加到信号上，让信号的电平发生偏移。比如数字芯片的输出电平是 3.3V，当地弹噪声是 0.5V 时，芯片的实际输出电平就变成了 3.8V 或者 2.8V，超过了接收芯片的阈值，就会导致逻辑错误，出现 “乱码”。
地弹噪声主要来自两个地方，堪称 “两大元凶”：
-
数字芯片的开关噪声数字芯片工作时，内部的晶体管会快速导通和截止，产生很大的瞬态电流。这个瞬态电流会流过接地线，由于地线的电感存在，会瞬间产生地弹噪声。尤其是高速数字芯片（比如 FPGA、CPU），开关速度快，di/dt 很大，产生的地弹噪声也更严重。举个栗子：一个 FPGA 芯片，工作频率是 100MHz，每个引脚的开关电流是 10mA，引脚数量是 100 个。当所有引脚同时开关时，瞬态电流就是 1A，di/dt 非常大，即使地线的电感只有 1nH，产生的地弹噪声也有 1V，足以让整个电路瘫痪。
-
功率器件的开关噪声电路中的功率器件（比如 MOS 管、三极管）工作时，会产生很大的电流，而且电流的变化率也很高。这些电流流过接地线时，同样会产生地弹噪声。比如开关电源中的 MOS 管，开关频率高达几十 kHz 甚至几百 kHz，产生的地弹噪声会直接干扰周围的敏感电路。
找到了元凶，咱们就对症下药，聊聊消灭地弹噪声的 “三板斧”：
第一板斧：降低地线电感
地线电感是产生地弹噪声的根本原因，所以降低地线电感是关键。怎么做？
地线电感是产生地弹噪声的根本原因，所以降低地线电感是关键。怎么做？
- 用大面积的接地层代替细长的接地线，接地层的电感远小于接地线。
- 在数字芯片的电源引脚和接地引脚旁边，打一个接地过孔，直接连接到接地层，缩短电流的回流路径。
- 多层 PCB 中，把接地层和电源层紧挨着布置，利用寄生电容滤波，同时降低地线电感。
第二板斧：使用去耦电容
去耦电容是抑制地弹噪声的 “神器”。在数字芯片的电源引脚和接地引脚之间，并联一个 100nF 的陶瓷电容和一个 10μF 的钽电容。100nF 的陶瓷电容负责抑制高频噪声，10μF 的钽电容负责抑制低频噪声。这样可以为芯片的瞬态电流提供一个就近的回流路径，减少流过地线的瞬态电流，从而降低地弹噪声。
注意：去耦电容要尽量靠近芯片的引脚，缩短走线长度，否则会增加走线的电感，影响滤波效果。
去耦电容是抑制地弹噪声的 “神器”。在数字芯片的电源引脚和接地引脚之间，并联一个 100nF 的陶瓷电容和一个 10μF 的钽电容。100nF 的陶瓷电容负责抑制高频噪声，10μF 的钽电容负责抑制低频噪声。这样可以为芯片的瞬态电流提供一个就近的回流路径，减少流过地线的瞬态电流，从而降低地弹噪声。
第三板斧：优化元器件布局
把敏感元器件（比如模拟芯片、ADC/DAC 芯片）远离数字芯片和功率器件，避免它们受到地弹噪声的直接干扰。同时，数字电路和模拟电路要分开布局，各自的接地层也要分开，然后用一个 0Ω 电阻连接起来。
把敏感元器件（比如模拟芯片、ADC/DAC 芯片）远离数字芯片和功率器件，避免它们受到地弹噪声的直接干扰。同时，数字电路和模拟电路要分开布局，各自的接地层也要分开，然后用一个 0Ω 电阻连接起来。
最后给大家提个醒：地弹噪声是隐形的，但危害是巨大的。在设计 PCB 时，一定要提前考虑，不要等电路出问题了才去排查。记住这 “三板斧”，让地弹噪声无处遁形.
微信公众号
微信小程序
抖音视频号
浙公网安备 33010502006866号