电源完整性和PCB叠层：优化配电网络

在 PCB 设计领域，确保稳定的电源对于电子设备的性能至关重要。电源完整性 （PI） 和 PCB 叠层在优化配电网络 （PDN） 方面发挥着至关重要的作用。如果您正在寻找增强 PCB 叠层电源完整性、改进 PDN 设计、使用去耦电容器、利用平面电容和降低压降的方法，那么您来对地方了。

什么是电源完整性，为什么它很重要？

电源完整性是指配电网络向 PCB 上的所有组件提供清洁、稳定电力的能力。如果没有适当的电源完整性，设备可能会出现电压波动、噪声和信号完整性问题，从而导致性能下降甚至故障。在高速设计中，组件的工作频率高于 1 GHz，由于更快的开关时间和更高的电流需求，保持电源完整性变得更具挑战性。

精心设计的 PDN 可确保电压电平保持在可接受的范围内（通常在标称值的 5% 以内），并最大限度地减少可能干扰敏感信号的噪声。这就是 PCB 叠层发挥作用的地方，因为它们决定了电源层和接地层的排列方式以支持高效的电力传输。

了解电源完整性的 PCB 叠层

PCB 叠层是印刷电路板中导电层和绝缘层的排列。典型的叠层可能包括信号层、电源层和接地层。对于电源完整性，电源和接地层的放置和配置至关重要，因为它们直接影响 PDN 的阻抗和提供稳定功率的能力。

在 4 层 PCB 中，常见的叠层可能如下所示：

• 顶层：信号迹线

• 第 2 层：接地层

• 第 3 层：电源平面

• 底层：信号迹线

通过将接地层和电源层彼此靠近放置，可以在它们之间创建自然电容（称为平面电容）。该电容通过充当小型内置电容器来帮助稳定电压，从而降低噪声和压降。例如，当平面之间的介电厚度为 0.1 毫米、介电常数为 4.2 时，平面电容可以计算为每平方英寸约 35 pF，为附近的组件提供快速充电源。

在更复杂的设计中，例如 6 层或 8 层板，可以添加额外的电源层和接地层以支持多个电压电平并进一步降低阻抗。关键是要保持叠层的对称性，避免热膨胀不均匀，确保电气性能平衡。

PDN 设计的关键要素，确保电源完整性

配电网络是电力完整性的支柱。精心设计的 PDN 可最大限度地减少阻抗，确保组件获得所需的电力，而不会出现明显的电压降。让我们分解一下 PDN 设计的关键要素。

1. 低阻抗途径

PDN 中的阻抗是电流阻力的量度。高阻抗会导致电压下降，尤其是在突然的电流需求期间（例如处理器切换状态时）。要保持低阻抗，请使用宽电源走线或专用电源平面。例如，铜厚度为 1 盎司的电源平面可以处理高达 10 A 的电流，并且在 10 厘米距离内的压降最小。

2. 正确使用去耦电容器

去耦电容器对于为组件提供本地电荷源至关重要，尤其是在高频开关期间。它们有助于消除电压波动并降低噪声。为了获得最佳性能，请将去耦电容器放置在尽可能靠近 IC 的电源引脚的位置。一个常见的准则是混合使用电容器值（例如，0.1 μF、1 μF 和 10 μF）来覆盖从 100 kHz 到 100 MHz 的宽频率范围。

位置与价值一样重要。如果电容器距离IC太远，走线中的寄生电感会降低其效率。旨在通过最小化距离并使用多个过孔将电容器连接到电源和接地层，将环路电感保持在 1 nH 以下。

3. 利用平面电容

如前所述，平面电容是在相邻电源层和接地层之间形成的固有电容。该电容充当高频滤波器，有助于稳定电压，而无需额外的组件。为了最大限度地提高平面电容，请减少平面之间的介电厚度并使用介电常数更高的材料。例如，将间隔从 0.2 mm 减少到 0.1 mm，可以使单位面积的电容增加一倍。

4. 降低压降

当电流流过带电阻的导体时，就会发生电压降，导致电压损失。为了最大限度地减少压降，请为电源层使用较厚的铜层（例如，2 盎司而不是 1 盎司），并确保电源和组件之间的短直接连接。此外，避免不必要地拆分电源层，因为拆分会增加阻抗并产生噪声。

对于大电流应用，使用欧姆定律 （V = I * R） 计算预期压降。如果走线承载 5 A 且电阻为 0.01 欧姆，则压降为 0.05 V，这对于 5 V 电源可能是可以接受的，但对于 1.2 V 电源轨来说是有问题的。

优化 PCB 叠层电源完整性的最佳实践

现在我们已经介绍了基础知识，让我们看看优化 PCB 叠层以实现电源完整性的可行策略。这些技巧旨在帮助您构建支持低速和高速设计的稳健 PDN。

1. 优先考虑接地层

坚固的接地层是良好 PDN 的基础。它为电流提供低阻抗返回路径，并有助于屏蔽敏感信号免受噪声影响。除非绝对必要，否则避免切割或分裂接地层，因为这会产生阻抗不连续性并增加电磁干扰 （EMI）。

2. 使用多个电源平面进行复杂设计

在具有多个电压级别（例如 3.3 V、1.8 V 和 1.2 V）的设计中，为每个电压分配单独的电源层或部分。这可以防止不同电源域之间的串扰，并确保每个组件都能接收到清洁电源。如果需要，使用铁氧体磁珠或电感器隔离功率域。

3. 优化过孔放置

过孔连接 PCB 中的层，但它们会引入电感和电阻。对于供电，在将去耦电容器或电源引脚连接到平面时，并联使用多个过孔以降低电感。单个过孔的电感可能为 0.5 nH，但并联使用四个过孔可以将其降低到 0.125 nH。

4. 模拟您的 PDN

仿真工具可以帮助您分析 PDN 的阻抗曲线，并在制造前识别潜在问题。这些工具对电源层、电容器和走线的行为进行建模，以预测压降和噪声水平。在设计的工作频率范围内（例如，直流至 100 MHz），目标是目标阻抗低于 1 欧姆，以确保稳定的电力传输。

PDN 设计中的常见挑战以及如何克服这些挑战

设计 PDN 以实现最佳电源完整性并非没有挑战。以下是一些常见问题和解决方案，可帮助您解决这些问题。

1. PDN 中的共振

在某些频率下，电容器和平面电容之间的相互作用会产生谐振，从而导致高阻抗峰值。为了缓解这种情况，在特定情况下使用具有更高等效串联电阻 （ESR） 的电容器，因为 ESR 可以抑制谐振。或者，分散电容器值以覆盖更宽的频率范围。

2. 高频噪声

高频噪声通常来自处理器或 FPGA 等快速开关组件。将高频去耦电容器（例如，0.1 μF）放置在尽可能靠近噪声源的位置，并确保电源层和接地层紧密耦合，以最大限度地提高平面电容。

构建具有电源完整性的更好的 PCB

在设计可靠的电子系统时，电源完整性和 PCB 叠层是密不可分的。通过关注 PCB 叠层电源完整性、完善 PDN 设计、战略性地放置去耦电容器、利用平面电容以及积极致力于降低压降，您可以创建一个支持高性能并最大限度地减少噪声的配电网络。

首先设计一个具有紧密耦合电源层和接地层的平衡叠层。在最需要的地方添加去耦电容器，并使用仿真工具来验证您的设计。通过这些实践，您将能够顺利构建 PCB，为每个组件提供稳定、清洁的电力。