DRC的底层逻辑与规则集架构——不止于“运行检查”

作为工程师，我们都点了那个“运行DRC”的按钮上百次。但今天不聊按钮，我们来拆解这个按钮背后的一整套 “规则驱动设计” 哲学。当你的版图复杂度从100个元件跃升到10000个，当信号速率从10MHz跨入10GHz，你会发现，一个精心架构的DRC规则集，不是设计的“后检查”，而是设计的“前指引”。

一、DRC的本质：约束条件的形式化表达

首先必须厘清一个概念：DRC不是CAD软件的功能，而是你将设计意图与物理、电气、工艺约束转化为机器可执行代码的过程。 你写的每一条规则，都是一条“IF-THEN”语句。

• 一个基础间距规则，本质是：IF (对象A属于网络Net_X) AND (对象B属于网络Net_Y) AND (对象A与B的几何间距 < D_min) THEN (报错：Violation_ID_001)。

• 一个高级的差分对规则，则是一个约束集：约束1：线宽W；约束2：线间距S；约束3：对间间距P；约束4：总长与对内偏差。

核心认知： 软件默认规则库是“通用驾照”，而你的产品（高速、高压、射频、高密度）需要的是“特种车辆驾驶规范”。搭建私有规则库，是专业工程师的必修课。

二、规则集的层级化架构：从Global到Local

菜鸟用一个规则管全板，老手用分层化的规则体系。一个稳健的规则集应至少包含三个层级：

1. 全局规则： 板的“宪法”。定义最基础的工艺极限，如板厂能接受的最小线宽/线距（L/S）、最小孔径、铜到板边距。此数据必须来源于你当前批次的PCB板厂《工艺能力表》，而非软件默认值。

2. 类规则/网络规则： 基于电气特性的“专项法规”。这是体现设计意图的关键层。

   • 电源类： 不是简单设一个宽线。需根据IPC-2152标准或内部降额规范，建立电流-I、温升-ΔT、线宽-W、铜厚-T的对应查表或公式。例如：当 I > 2A， 采用外部层， ΔT=20°C时， W须 ≥ 40mil。 此规则应绑定到所有电源网络。

   • 高速信号类： 如DDR4数据线，规则需包含：阻抗控制线宽（由叠层计算得出）、间距（防止串扰，通常≥3倍线宽）、参考层连续性要求（禁止跨分割）。

   • 敏感信号类： 如时钟、复位。需设置更大的保护间距（Guard Space），并可能要求包地处理。

3. 局部规则/区域规则： 针对特定物理区域的“临时交通管制”。最经典的应用场景是高密度BGA区域。

   • 在0.8mm pitch BGA扇出区，你可能需要临时将线宽/线距从常规的5/5mil override 为3/3mil，并允许使用更小的激光微孔。

   • 关键点： 区域规则必须有清晰的边界，并在完成该区域布线后评估是否取消或调整，防止规则污染其他区域。

三、超越几何：DFM规则的内嵌

现代DRC的核心已从“连通性保证”转向“可制造性优化”。以下规则应成为你规则集的标准模块：

1. 铜箔平衡规则： 尤其对多层板，单层铜面积失衡是导致板翘（Warpage）的主因。规则应监控每层铜箔面积百分比，差异控制在20%以内（严苛应用需<10%）。

2. 阻焊规则： 确保阻焊桥（Solder Mask Dam）的宽度。对于QFN等密脚器件，阻焊桥需≥3mil，否则SMT有桥连风险。规则需检查 Solder Mask Opening 之间的阻焊宽度。

3. 装配检查规则： 元件本体间3D间距（非仅焊盘间距）、吸热焊盘（Thermal Relief）的连接线宽（避免焊接冷焊）、器件高度干涉等。这要求你的元件库必须包含精确的3D模型。

4. 孔铜检查： 对高厚径比（Aspect Ratio）的孔，设置特殊规则，关注孔壁与不同层铜箔的连接情况，避免破孔（Plating Void）。

四、实战：在Allegro中构建一个电源网络的综合规则

理论枯燥，来看一个Allegro中的具体操作流，如何为“12V_IN”网络创建规则：

1. 创建物理网络类： Logic -> Net Logic -> Create Net Class， 命名为 PWR_HIGH_CURRENT， 将 12V_IN, 5V_IN 等网络加入。

2. 创建约束集：

   • Setup -> Constraints -> Physical， 复制默认规则集，命名为 PWR_2A。

   • 在 Line Width 中设置：Min 15mil, Preferred 40mil, Max 200mil。 Preferred值由电流计算得出。

   • 在 Clearance 中设置：该网络到其他所有对象的间距为15mil（因电压考虑）。

3. 应用规则：

   • 在 Region 中，为电源输入连接器区域创建一个矩形区域，并指定该区域应用 PWR_2A 规则。

   • 在 Assignment Table 中，将 PWR_HIGH_CURRENT 网络类整体分配给 PWR_2A 约束集。

4. 创建并运行工作表：

   • 在 Analysis Modes 中，确保 Physical 和 Spacing 检查都已启用对应规则集。

   • Tools -> Quick Reports 生成 Constraint Report， 这不是DRC错误报告，而是规则应用确认报告，必须首先确认规则已正确绑定。

五、高级议题：与SI/PI工具的规则联动

在复杂高速设计中，DRC的终极形态是与仿真工具联动。

• SI规则导入： 你可以将Sigrity或HyperLynx仿真后得出的“时序裕量不足”或“串扰超标”的网络对，自动生成一个更严格的间距规则，反标回Allegro的约束管理器。

• PI规则检查： 通过提取电源网络的DC压降和电流密度分布图，识别出电流瓶颈区域，然后反过来在版图中设置“最小铜箔宽度”规则，驱动布局布线优化。