铜厚、介质厚度与层叠结构的工艺约束关系
来源：捷配
时间: 2026/03/02 10:02:16
阅读: 60
PCB 层叠设计不只是电气游戏，更是厚度与铜厚的精密平衡。线宽、阻抗、工艺能力、板厚公差、电镀均匀性，全都被铜厚与介质厚度锁死。本篇从工程实战角度，讲清楚铜厚与介质厚度如何影响层叠与工艺。
首先，阻抗公式告诉我们：
特性阻抗 ∝ 介质厚度 / √Dk / 线宽
铜厚则通过影响线宽剖面形状，间接影响阻抗。
这意味着：
- 介质越厚 → 阻抗越高
- 线宽越宽 → 阻抗越低
- Dk 越大 → 阻抗越低
- 铜越厚 → 阻抗轻微降低
在实际层叠中，介质厚度由 Prepreg 与 Core 决定，不能随意设定。
你不能想要 6.87mil 就定 6.87mil，必须在材料库中选择最接近的标准厚度。
例如：
- 1×1080 ≈ 2.8mil
- 1×2116 ≈ 4.2mil
- 1×7628 ≈ 6.5mil
这就是为什么工程师必须懂材料，否则仿真再漂亮也生产不出来。
铜厚同样受工艺强约束。常见铜厚：
- 1/3oz（12μm）
- 1/2oz（18μm）
- 1oz（35μm）
- 2oz（70μm）
- 3oz（105μm）
铜厚越厚，蚀刻越难，线宽公差越大，细线能力越差。
1oz 铜可以做 3～4mil 线宽；
2oz 铜做 5mil 以下就很危险；
3oz 以上基本只能做粗线。
层叠设计时必须提前确定：
哪些层走信号、哪些层走电源、哪些层做地。
电源层通常用 2oz 或更厚铜箔，承受大电流；
信号层常用 1oz 或 1/2oz，方便做细线、控制阻抗。
不合理的铜厚分布会带来一系列工艺灾难：
- 厚铜与薄铜相邻 → 电镀厚度不均 → 线宽偏差大
- 内层铜太厚 → 半固化片无法完全填充 → 气泡、凹陷
- 外层铜太薄 → 耐电流弱、易刮伤、过电流烧坏
介质厚度同样影响所有后道工序：
- 介质太厚 → 钻孔难度上升，断刀率高
- 介质太薄 → 容易钻污、层间短路、耐压下降
- 不对称介质分布 → 压合后翘曲、SMT 贴片不良
真正专业的层叠，会做到：
- 板厚对称，防止翘曲
- 铜厚分布均衡，方便电镀
- 介质厚度使用标准 Prepreg 组合
- 阻抗与线宽在工艺窗口内
- 电源层与信号层分离
电气性能是目标，工艺窗口是边界。离开工艺谈层叠，都是纸上谈兵。
微信公众号
微信小程序
抖音视频号
浙公网安备 33010502006866号