六层板打样阻抗全偏？3 个参数错配，高速信号直接废

核心问题

1. 介电常数（Dk）错配：软件默认 vs 板厂实测，偏差 0.3+
    
   设计时用软件默认 Dk=4.0，板厂实际 FR-4 材料 Dk=4.3-4.5；Dk 每增加 0.1，阻抗降低 1-2Ω；0.3 偏差导致阻抗降 3-6Ω，直接超公差；高频材料（如 Rogers）Dk 差异更大，偏差超 5Ω。
2. 介质厚度失控：理论值 vs 生产公差，偏差超 0.05mm
    
   表层微带线介质厚度设计 0.15mm，板厂实际 0.12-0.18mm；厚度每减少 0.01mm，阻抗降低 0.8-1Ω；偏差 0.05mm，阻抗降 4-5Ω；内层带状线上下介质厚度不均，阻抗波动超 ±8%。
3. 线宽 / 间距不匹配：设计值 vs 工艺能力，偏差超 0.5mil
    
   设计线宽 4.5mil（50Ω），板厂最小线宽 4mil，生产时线宽做小至 4mil，阻抗升高 3-4Ω；差分线间距设计 5.5mil，板厂工艺偏差 ±0.5mil，差分阻抗波动超 ±6%。

1. 校准介电常数：用板厂实测值，精准计算
   • 索要材料 Dk 报告：下单前让板厂提供所用 FR-4 材料实测 Dk 值（25℃、1GHz 下），通常 4.2-4.5。
   • 重新计算：用实测 Dk 替换软件默认值，重新计算线宽 / 间距；如 Dk=4.4，表层 50Ω 线宽≈4.5mil，内层≈5mil。
   • 高频材料专项确认：Rogers 等高频材料，Dk 随频率变化，需按工作频率校准。
    
2. 锁定介质厚度：公差 ±0.02mm，均匀一致
   • 叠层厚度精准设计：表层介质（PP）0.15mm，内层上下介质各 0.1mm，总厚度 1.6mm，公差 ±0.02mm。
   • 内层对称：带状线上下介质厚度一致，避免单侧偏差，阻抗波动控制在 ±3% 内。
   • 加厚区域备注：电源层加厚铜区域，介质厚度补偿，防止阻抗突变。
    
3. 线宽 / 间距适配工艺：留余量，防偏差
   • 按板厂能力设计：常规工艺线宽≥4mil、间距≥5mil；50Ω 单端线宽 4.5±0.2mil，100Ω 差分间距 5.5±0.3mil。
   • 公差预留：设计线宽比理论值大 0.2-0.3mil，抵消生产蚀刻损耗，实际线宽接近目标值。
   • 阻抗测试点：关键信号线预留测试点，打样后实测，快速验证阻抗是否达标。